Cognichip 详解 ACI:AI 辅助芯片设计把前端周期从约 20 周压缩到 10 天
Cognichip 首席产品官详解其 9 月推出的 ACI 模型与 ACI Enterprise 平台:基于超 1000 万训练样本,可完成规格分析、微架构探索、RTL 生成与自验证。
Cognichip 首席产品官详解其 9 月推出的 ACI 模型与 ACI Enterprise 平台:基于超 1000 万训练样本,可完成规格分析、微架构探索、RTL 生成与自验证。
白皮书分析了 UCIe 在 2.5D 与 3D 多芯粒设计中的互连差异:2.5D 封装的 UCIe 链路需穿过封装通道,插入损耗、串扰和速率提升会影响 PHY 与封装设计;3D 设计则凭更短的垂直连接与细间距键合,靠连接密度提升带宽,减少对高速串行化、均衡和通道训练的需求。内容还涵盖 F2B 与 F2F 拓扑对接口设计的影响,以及 3D 集成对实现、测试和可靠性的改变。
AI 推动电互连逼近极限,硅光与 CPO 用光传输数据成为可行路径,但量产需在光学结构、材料与集成工艺上保持精确工艺控制。硅光良率与性能取决于关键尺寸及几何、薄膜、缺陷的严格管控,光纤 V 型槽、波导与包层、微透镜、激光器件、键合与 TSV 等环节对微小工艺波动高度敏感。
PDF Solutions 基于 CEO John Kibarian 在 CONNECT 活动上的演讲,提出 AI 给半导体制造带来能源、数据与算力、供应链三重效率挑战。
PDF Solutions、Teradyne、proteanTecs 等厂商指出,通过晶圆分选与终测的芯片仍可能因时序裕量偏薄、电阻漂移等边际行为在现场失效。器件级参数模型、跨插入数据和物理检测可标记可疑的"合格"芯片,但异常并不等于缺陷。只有当额外筛选能以低于所避免失效的成本暴露疑似弱点时,加测才划算。
华泰证券指出,AI景气正向下游扩散,利好光通信、RISC-V与先进封装设备。该观点将光通信、RISC-V及先进封装设备列为受益方向。
随着 AI 重塑全球芯片制造,英国在设计、材料和科研上的优势正面临一个长期难题:如何把技术突破转化为可规模化的商业产品。文章围绕这一悖论,讨论英国半导体创新与价值获取之间的落差。
AI 被视为与战争同等强度的计算机硬件加速器,其技术遗产正落在硬件而非软件上。VC 支持的硬件初创公司已在处理器、计算机架构、光子学、新材料以及网络与电源管理 IC 等领域大量涌现,推动计算基础设施性能达到新水平。这些公司多数将无法存活,但它们开发的技术会被计算机产业沿用。
Cadence 的 Mick Posner 提出在 OCP 的 Foundation Chiplet System Architecture 下新增物理 AI 子项目工作流,在保留 FCSA 既有定义的基础上补充实时、安全关键物理系统的规范要求。
NVIDIA 联合 COMSOL、Applied Materials、Siemens、Lam Research、Advantest 等厂商,用加速计算与物理 AI 构建"AI 定义晶圆厂"。
Arm 高级验证架构师 Vikash Kumar 用 25 个未公开 RTL 设计、806 个手工植入缺陷测试三款前沿模型的 testbench 生成能力,Claude Opus 5 检出 79.2%,GPT-5.4 检出 76.2%,GLM-5.2 检出 62.8%。
Synopsys、Silvaco、Axiomise 与 Hiveware 的专家在讨论中指出,左移正从验证扩展到系统级验证,工具与模型割裂导致单个组件已验证仍有 bug 逃逸。智能体 AI 可改善跨学科协同、识别瓶颈并优化工具使用,但无法取代仿真与硬件仿真等基础流程。专家认为行业尚无打通功能安全、功耗、封装与热力的单一工作流。
文章讨论 Jevons 悖论在 AI 算力市场的适用性:更高效的模型与硬件可能反而扩大 AI 使用量。正文将这一市场预测与硅路线图叠加分析,并提及 Gartner 的相关观点,指出硅路线图给需求判断增加了复杂性。
DIGITIMES 董事长兼 CEO 黄钦勇表示,随着 AI 芯片供应链日益复杂,台湾与韩国正从单纯竞争转向合作。他认为台湾半导体的成功不只来自 TSMC,还来自专业化分工、产业集群、人才与资本市场构成的生态体系。
史钦泰在 TSIA 30周年新竹活动上提出,台湾半导体优势并非来自单一突破、单一公司或单一技术周期,而是六十年学习积累的结果。当前外界常以先进制程节点、先进封装产能和全球 AI 供应链角色来描述台湾半导体实力。
TSIA 预计其会员 2026 年总产值将超过 9.1 万亿新台币(约 2795 亿美元),同比增长 40.9%,主要受 AI 半导体需求增长推动。TSIA 理事长、TSMC 副共同营运长 Cliff Hou 同时呼吁稳定电力供应,并支持在满足法规与安全要求的前提下重新评估核电厂重启。
英特尔首席财务官表示,公司在定制芯片、先进封装和对外晶圆代工业务方面看到巨大机遇。
朱琦在分析中指出,需关注先进封装涨价能否批量落实到新订单。原文未披露具体厂商、涨幅或订单规模等细节。
KLA 高管在 10 月 28 日财报电话会上预计,2027 年全球晶圆厂设备(WFE)支出将超过 2000 亿美元,半导体厂商正加快在先进逻辑、DRAM 和 HBM 上的投资。这一预测较其对今年的展望有所上调,反映其对半导体投资周期延长的信心增强。
Vinci 宣布完成 2.5 亿美元 B 轮融资,估值达 15 亿美元,资金将用于加速其连续物理推理(Continuous Physics Reasoning)平台。
Yole 预测 PCB 行业 2025 年营收约 880 亿美元,到 2031 年将达 1400 亿美元,年复合增速 8.1%,但这一均值掩盖了 AI 相关板块每年 45% 至 70% 的增长与普通板几乎停滞的分化。
推荐理由:Yole 给出 PCB 市场分层数据,AI 板卡与普通板增速相差约二十倍,价值正从封装向基板层迁移。
Keysight 指出,AI、高性能计算与先进封装推高功率密度,热行为已影响器件性能、封装架构、机械应力与可靠性,热分析需从最终签核前移到架构探索与布局规划阶段。
Synopsys、Silvaco、Axiomise 与 Hiveware 的专家在圆桌讨论中指出,AI 智能体和数字孪生让设计团队能在更早阶段探索材料、晶体管结构与芯片架构等更多选项。但左移并未消除验证瓶颈,工程师仍需确认 AI 生成的设计与代理模型是否准确反映目标硬件。左移正变得不再线性,团队可在新信息出现时继续细化架构与实现选择。
高盛研报预计DRAM价格将上涨至2028年上半年,HBM收入料增长超过230%。
花旗看高美光科技(MU.US)目标价至1300美元,认为AI需求加速撞上产能瓶颈,存储供应短缺远未结束。
运营商财经网康钊指出,全球光刻机供不应求,而中国国产光刻机表现不争气。原文未给出具体机型、参数或数据。
杰富瑞判断半导体设备行情的火爆态势将持续至2028年。该机构对半导体设备景气周期的持续时间给出上述预期。
杰富瑞坚定看多半导体设备行业,认为其增长有望持续至2028年,AI投资回报担忧并未改变这一判断。
杰富瑞认为市场对半导体设备的利空担忧被过度放大,行业高景气行情将持续至2028年。
杰富瑞认为半导体设备行业的火爆行情将持续至2028年,当前市场利空被过度放大。该机构对半导体设备景气周期给出偏乐观判断,反驳了市场对行情见顶的担忧。
杰富瑞在AI投资回报担忧升温之际仍看多半导体设备行业,认为行业增长有望持续至2028年。该机构判断,市场对AI投资回报的疑虑并未改变半导体设备景气的延续性。
财联社报道,硬科技多赛道龙头集中研判认为,在AI算力需求与本土替代共振下,半导体设备、光芯片、存储仍处上行周期。
10 月 13 日特拉华州联邦陪审团就 Arm 与 Qualcomm 的诉讼作出裁决,陪审团认定 Arm 违反 Qualcomm 的架构许可协议,扣留了 ACK 与 OOB 两类交付物。
Semiconductor Intelligence 指出,2026 年全球电子生产增长持续加速,美国 8 月三个月均值同比增 8.1%,日本从 1 月下降 1.5% 转为 8 月增长 17.6%,EU 27 从 1 月下降 10.5% 转为 7 月增长 16.9%。
在 SPIE Photomask Technology + EUV Lithography 会议上,来自 IBM、Carl Zeiss SMT、Micron、ASML、Tekscend 与 Applied Materials 的专家小组讨论指出,EPE 已不再是单一光刻指标,而是涵盖掩模、扫描仪、光刻胶、刻蚀、量测与 OPC 的系统级问题。
业界提出在传统 PVT 表征中加入工作负载维度形成 PVTW,通过 ATE 与 SLT 结合的混合架构实现 ATE、SLT、组合三种模式。组合模式下可让芯片运行确定性负载的同时由 ATE 控制并测量电压,例如 ATPG SHMOO 显示 0.72 V 正常而 SRAM 密集负载在 0.76 V 即出错,40 mV 差异成为定位裕量来源的表征信息。
SEMICON West 2026 上,SEMI 预计 2030 年市场规模超 2 万亿美元、2035 年或达 3 万亿美元,今年 300mm 晶圆厂设备支出将达 1490 亿美元。先进封装、光子学、功率与测试正融合为同一个优化问题,Intel Foundry 与 Marvell 高管称封装已成为系统创新的起点。AI 也从辅助工具走向长周期自主智能体,行业关注将赋予它多少工程与制造权限。
Semiverse Solutions 团队用 SEMulator3D 数字孪生工艺建模验证了一种自对准 CFET(SA-CFET)架构,通过 SA-BPR、SA-CT、SA-TSV 三个自对准模块缓解接触拥挤与金属栅隔离难题。
Intel Foundry 在供电白皮书中提出把电压调节移近负载,以应对堆叠芯片架构下电流密度与独立电压域数量上升带来的供电难题。其技术组合包括 CoaxMIL 磁电感、全电容式 IVR chiplet C2VR,以及可置于封装层内或计算裸片下方的 IVR chiplet 架构。这些方案旨在降低封装内电流密度、提升调节带宽并减少对大容量去耦电容网络的依赖。
SK hynix 在 AI Infrastructure Insight 系列终篇中提出,AI 基础设施设计的基本单位正从单台服务器扩展到机架乃至整座数据中心,机架级系统将整个机架作为单一计算系统统一设计。文章强调,竞争不再只取决于单个组件性能,而取决于计算、内存、存储、网络与供电制冷的整合程度,并提出从设计初期就统筹各环节的 co-design 方法。