跳到正文
11月11日周三
  1. Semiconductor Engineering28

    UCIe 互连在 2.5D 与 3D 多芯粒设计中的差异与工程考量

    白皮书分析了 UCIe 在 2.5D 与 3D 多芯粒设计中的互连差异:2.5D 封装的 UCIe 链路需穿过封装通道,插入损耗、串扰和速率提升会影响 PHY 与封装设计;3D 设计则凭更短的垂直连接与细间距键合,靠连接密度提升带宽,减少对高速串行化、均衡和通道训练的需求。内容还涵盖 F2B 与 F2F 拓扑对接口设计的影响,以及 3D 集成对实现、测试和可靠性的改变。

  2. Semiconductor Engineering28

    应对 AI 时代硅光工艺控制挑战

    AI 推动电互连逼近极限,硅光与 CPO 用光传输数据成为可行路径,但量产需在光学结构、材料与集成工艺上保持精确工艺控制。硅光良率与性能取决于关键尺寸及几何、薄膜、缺陷的严格管控,光纤 V 型槽、波导与包层、微透镜、激光器件、键合与 TSV 等环节对微小工艺波动高度敏感。

  3. Semiconductor Engineering29

    通过测试的芯片为何仍需额外筛选?PDF Solutions、Teradyne、proteanTecs 谈边际器件的可靠性风险

    PDF Solutions、Teradyne、proteanTecs 等厂商指出,通过晶圆分选与终测的芯片仍可能因时序裕量偏薄、电阻漂移等边际行为在现场失效。器件级参数模型、跨插入数据和物理检测可标记可疑的"合格"芯片,但异常并不等于缺陷。只有当额外筛选能以低于所避免失效的成本暴露疑似弱点时,加测才划算。

11月8日周日
11月4日周三
  1. Electronics Weekly18

    AI 的遗产:硬件成为这轮软件革命的最大受益者

    AI 被视为与战争同等强度的计算机硬件加速器,其技术遗产正落在硬件而非软件上。VC 支持的硬件初创公司已在处理器、计算机架构、光子学、新材料以及网络与电源管理 IC 等领域大量涌现,推动计算基础设施性能达到新水平。这些公司多数将无法存活,但它们开发的技术会被计算机产业沿用。

11月2日周一
  1. Semiconductor Engineering22

    左移正演变为系统级难题:验证之外,多物理场与软件协同仍缺统一流程

    Synopsys、Silvaco、Axiomise 与 Hiveware 的专家在讨论中指出,左移正从验证扩展到系统级验证,工具与模型割裂导致单个组件已验证仍有 bug 逃逸。智能体 AI 可改善跨学科协同、识别瓶颈并优化工具使用,但无法取代仿真与硬件仿真等基础流程。专家认为行业尚无打通功能安全、功耗、封装与热力的单一工作流。

10月30日周五
10月29日周四
  1. Electronics Weekly73

    Yole:PCB 行业 2031 年将达 1400 亿美元,AI 板卡与普通板增速分化

    Yole 预测 PCB 行业 2025 年营收约 880 亿美元,到 2031 年将达 1400 亿美元,年复合增速 8.1%,但这一均值掩盖了 AI 相关板块每年 45% 至 70% 的增长与普通板几乎停滞的分化。

    推荐理由:Yole 给出 PCB 市场分层数据,AI 板卡与普通板增速相差约二十倍,价值正从封装向基板层迁移。

  2. Semiconductor Engineering22

    Synopsys、Silvaco 等专家谈芯片设计左移:AI 智能体与数字孪生如何改变验证信任问题

    Synopsys、Silvaco、Axiomise 与 Hiveware 的专家在圆桌讨论中指出,AI 智能体和数字孪生让设计团队能在更早阶段探索材料、晶体管结构与芯片架构等更多选项。但左移并未消除验证瓶颈,工程师仍需确认 AI 生成的设计与代理模型是否准确反映目标硬件。左移正变得不再线性,团队可在新信息出现时继续细化架构与实现选择。

10月27日周二
10月26日周一
10月23日周五
10月22日周四
  1. Semiconductor Engineering22

    PVTW:把硅表征从 PVT 扩展到真实工作负载

    业界提出在传统 PVT 表征中加入工作负载维度形成 PVTW,通过 ATE 与 SLT 结合的混合架构实现 ATE、SLT、组合三种模式。组合模式下可让芯片运行确定性负载的同时由 ATE 控制并测量电压,例如 ATPG SHMOO 显示 0.72 V 正常而 SRAM 密集负载在 0.76 V 即出错,40 mV 差异成为定位裕量来源的表征信息。

  2. Semiconductor Engineering32

    芯片微缩超越晶体管:SEMICON West 2026 聚焦系统级协同优化

    SEMICON West 2026 上,SEMI 预计 2030 年市场规模超 2 万亿美元、2035 年或达 3 万亿美元,今年 300mm 晶圆厂设备支出将达 1490 亿美元。先进封装、光子学、功率与测试正融合为同一个优化问题,Intel Foundry 与 Marvell 高管称封装已成为系统创新的起点。AI 也从辅助工具走向长周期自主智能体,行业关注将赋予它多少工程与制造权限。

  3. Semiconductor Engineering33

    Intel Foundry 解读堆叠芯片架构的供电取舍:FIVR、CoaxMIL 与 C2VR

    Intel Foundry 在供电白皮书中提出把电压调节移近负载,以应对堆叠芯片架构下电流密度与独立电压域数量上升带来的供电难题。其技术组合包括 CoaxMIL 磁电感、全电容式 IVR chiplet C2VR,以及可置于封装层内或计算裸片下方的 IVR chiplet 架构。这些方案旨在降低封装内电流密度、提升调节带宽并减少对大容量去耦电容网络的依赖。

  4. SK hynix News22

    SK hynix 解读 AI 基础设施未来设计:从单服务器走向机架与整座数据中心

    SK hynix 在 AI Infrastructure Insight 系列终篇中提出,AI 基础设施设计的基本单位正从单台服务器扩展到机架乃至整座数据中心,机架级系统将整个机架作为单一计算系统统一设计。文章强调,竞争不再只取决于单个组件性能,而取决于计算、内存、存储、网络与供电制冷的整合程度,并提出从设计初期就统筹各环节的 co-design 方法。