跳到正文
10月27日周二
  1. DIGITIMES22

    HCLTech 与 Rapidus 在印度开设中心,支持半导体工程

    HCLTech 与日本 Rapidus 在印度班加罗尔和胡布利启用开发中心,扩大双方在亚洲的半导体工程合作。这些设施将支持先进芯片工作,计划中的人才通道有望把印度工程师与 Rapidus 在日本的制造目标对接。

  2. Google新闻 · HBM/光刻/封装19

    CoPoS 来袭,封装变了

    信息化观察网发文讨论 CoPoS 对封装环节的影响。原文未披露 CoPoS 的具体定义、参数或厂商信息,仅以「封装变了」点出这一变化方向。

  3. Google新闻 · HBM/光刻/封装15

    别只盯着光刻机!存储芯片下一代离不开这台刻蚀设备

    搜狐网文章指出,存储芯片下一代演进不只依赖光刻机,刻蚀设备同样是关键环节。文章以“别只盯着光刻机”为切入点,讨论刻蚀设备在存储芯片制造中的地位。原文未披露具体设备型号、厂商或参数数据。

  4. Semiconductor Today58

    英飞凌向Enphase供应全球首款900V GaN单片双向开关

    英飞凌将向Enphase Energy供应被称为全球首款900V GaN单片双向开关(BDS),用于其固态变压器(SST)功率模块。该器件把GaN工作电压扩展到900V并保持高频开关特性,面向AI数据中心等新兴应用的高效紧凑功率转换架构。

  5. Semiconductor Engineering22

    慕尼黑工业大学与IIT Kanpur研究:自热与寄生效应制约多层级CFET微缩

    慕尼黑工业大学与印度理工学院坎普尔分校发表论文,基于经实验校准的TCAD模型,对比四层级与常规两层级CFET设计,分析自热效应及MOL、BEOL寄生对多层级CFET的影响。研究还模拟了自热引起的热分布与温度剖面,并从含完整MOL和BEOL互连的CMOS反相器三维模型中提取寄生RC网络。

  6. Semiconductor Engineering38

    imec 研究垂直堆叠 DRAM 于 GPU 之上的散热设计空间,探索替代 HBM-on-GPU 方案

    imec 发表论文评估将 DRAM 芯片垂直旋转堆叠在 GPU 上方、并在其间设置散热腔体的 3D 存储架构,作为传统 2.5D HBM 与直接堆叠 HBM-on-GPU 的替代方案。封装级热仿真考察了堆叠高度、存储容量与组织方式、散热腔体材料、堆叠方向、模塑插入以及增加分布式内存控制器/片上网络层的影响。

  7. Electronics Weekly42

    Cadence 发布 Maestro AI 模型组合,驱动 AI Super Agents

    Cadence 宣布推出 Maestro AI 模型组合,用于驱动其 AI Super Agents 完成半导体与系统设计工作流。初步结果显示,相比通用基础模型,结果质量最高提升 30%,token 效率最高提升 5 倍。首批 Maestro 模型将于 2026 年第四季度向部分早期访问客户开放。

  8. Semiconductor Engineering20

    Semiconductor Engineering 芯片技术论文汇总:10 月 27 日

    Semiconductor Engineering 10 月 27 日汇总了多篇新收录的芯片技术论文,涵盖 imec 的 DRAM-on-GPU 三维集成热设计、TU Munich 与 IIT Kanpur 的多层 CFET 自热与寄生效应,以及东京科学大学等机构的 200G/λ 低电压慢光硅调制器。